PERIPHERAL MASS MEMORY SUBSYSTEM

Patent number:

JP4219815

Publication date:

1992-08-10

Inventor:

CARTEAU DANIEL; SCHRECK PHILIPPE; GIACOMINI

PATRICIA

Applicant:

BULL SA

Classification:

- international:

G06F3/06; G06F13/12

- european:

Application number: JP19910069318 19910308

Priority number(s):

Also published as:

尼 EP0445479 (A1) 区 US5325488 (A1)

FR2659460 (A1)


EP0445479 (B1)

Report a data error here

Abstract of JP4219815

PURPOSE: To obtain a system which manages not only the transfer of data from a central unit to a mass memory, but also the reading and writing of data to and from the mass memory instead of the central unit.

CONSTITUTION: This system includes two control units UC1 and UC2 which belong to an information processing system including one of central hosts H1 -H4, and are so constituted as to control one of mass memories BMD1 and BMD2, and equipped with plural structure elements PR1 -PR2, DE1 -DE2, CA1 -CA2, HA1 -HA2, and DA1 -DA2 connected to an independent power source and 1st and 2nd parallel buses B1 and B2. Then the system includes microsoftware architecture which is so constituted as to execute commands to the host and inform the host of state changes of the mass memories BMD1 and BMD2, characteristic of the structure elements PR1 -PR2, DE1 -DE2, CA1 -CA2, and DA1-DA2, and mounted on the hardware structure of the elements.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平4-219815

(43)公開日 平成4年(1992)8月10日

(51) Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

G06F 3/06 301 H 7165-5B

R 7165-5B

13/12

3 1 0 E 7230-5B

審査請求 有 請求項の数12(全 17 頁)

(21)出願番号

特願平3-69318

(22)出願日

平成3年(1991)3月8日

(31) 優先権主張番号 9002962

(32)優先日

1990年3月8日

(33)優先権主張国

フランス (FR)

(71)出願人 390035633

ブル・エス・アー

フランス国、75116・パリ、アプニユ・ド

ウ・マラコフ、121

(72)発明者 ダニエル・カルト

フランス国、78180・モンテイニ・ル・プ

ルトヌー、プラス・ジョルジュ・ポンピド

ウ、6

(72) 発明者 フイリツプ・シユルク

フランス国、78310・モルバ、リユ・ド

ウ・ロレンヌ、13

(74)代理人 弁理士 川口 義雄 (外2名)


最終頁に続く

(54)【発明の名称】 周辺マスメモリサプシステム

(57) 【要約】 (修正有)

【構成】1つのセントラルホスト(H1, H2, H3, H₄) を含む情報処理システムに属しており、1つのマ スメモリ (BMD₁, BMD₂, ...,) を制御する ように構成され且つ独立電源(ALIM1, ALIM2, BAT₁, BAT₂) と、第1及び/又は第2の並列型バ ス(B₁, B₂)に接続された複数の構造エレメント (P $R_1 - PR_2$, $DE_1 - DE_2$, $CA_1 - CA_2$, $HA_1 - H$ A2, DA1-DA2) とを夫々有する2つのコントロー ルユニット(UC1, UC2)を含む周辺マスメモリサブ システム (PSS1, PSS2)。本サプシステムは、ホ ストのコマンドを実行すると共にマスメモリの状態変化 をホストに知らせるように構成され、各々が各々のコン トロールユニットの構造エレメントに固有であり且つ該 エレメントのハードウェア構造に搭載されるマイクロソ フトウェアアーキテクチャを含むことを特徴とする。

【効果】本発明はあらゆる型の情報処理システムに有効 に適用可能である。



【特許請求の範囲】

【請求項1】 少なくとも1つのセントラルホストを含 む情報処理システムに属しており、少なくとも1つのマ スメモリを制御するように構成され且つ独立電源と、第 1及び/又は第2の並列型パスに接続された複数の構造 (ハードウェア+マイクロソフトウェア) エレメントと を夫々有する2つのコントロールユニットを含む周辺マ スメモリサプシステムであって、該サプシステムが、ホ ストのコマンドを実行すると共にマスメモリの状態変化 をホストに知らせるように構成されており、各々が各々 10 のコントロールユニットの各々の構造エレメントに固有 であり且つ該エレメントのハードウェア構造に搭載され る複数の機能マイクロソフトウェアサブアセンブリから 形成されるマイクロソフトウェアアーキテクチャを含む ことを特徴とする周辺マスメモリサプシステム。

【請求項2】 ホストが第1のコントロールユニットに 属する少なくとも1つの第1のホストアダプタを介して 2つのパスの少なくとも一方に接続されており、マスメ モリが第1及び第2のコントロールユニットに属する少 なくとも1つの第1及び第2のマスメモリアダプタを介 20 して2つのパスの各々に接続されており、ホストアダプ タとメモリアダプタとが部分的に同形のハードウェア構 造を有しており、コントロールユニットの各々の他の構 造エレメントが部分的に同形のハードウェア構造を有す ることを特徴とする請求項1に記載のサブシステム。

【請求項3】 各機能サブアセンブリが特定の機能に各 々対応する1組のモジュールを含んでおり、いくつかの モジュールがサプアセンブリ間で同一であることを特徴 とする請求項1又は2に記載のサブシステム。

【請求項4】 外に、各コントロールユニットの構造エレメントがセン トラルプロセッサ、ソリッドステートディスクユニット 及びキャッシュメモリであり、各コントロールユニット のセントラルプロセッサ、ソリッドステートディスクユ ニット及びキャッシュメモリが夫々相互に同一であり、 一方のユニットの構造エレメントの各々が他方のユニッ トの対応するエレメントと同一であることを特徴とする 請求項1から3のいずれか一項に記載のサブシステム。

【請求項5】 ホストアダプタ及びマスメモリアダプタ がドーターボードに関連付けられるマザーボードを各々 40 含んでおり、マザーボードが構造的に相互に同一であ り、以下のハードウェアコンポーネント、即ちマスメモ リに書き込み又は読み取りすべきデータブロックを受け 取るパッファメモリと、帰属するアダプタの機能を制御 するためのマイクロプロセッサと、対応するアダプタに 固有の機能サプアセンブリのマイクロソフトウェアモジ ュールの種々の命令とデータとを受け取るRAM型メモ リと、対応するアダプタをコントロールユニットの他の 構造エレメントに接続するためのマイクロプロセッサ と、2つのパスの少なくとも一方との接続用インターフ 50

エースとを備えており、これらのコンポーネントがコン トロールマイクロプロセッサの内部パスに接続されてい ることを特徴とする請求項4に記載のサプシステム。

【請求項6】 ホストアダプタのドーターボードがセン トラルホストとの接続用インターフェースを含んでお り、マスメモリアダプタのドーターボードがマスメモリ との接続用インターフェースを備えていることを特徴と する請求項5に記載のサプシステム。

【請求項7】 セントラルプロセッサ、ソリッドステー トディスクユニット及びキャッシュメモリがドーターボ ードに接続されるか又はされない少なくとも1つのマザ ーポードを各々含んでおり、ハードウェアが互いに同一 のマザーボードが以下のハードウェアコンボーネント、 即ち2つのバスと接続するための2つのインターフェー スと、2つのパスによりサプシステムの他の構成要素で ある構造エレメントと接続するための2つのマイクロコ ントローラと、対応する構造エレメントのコマンド用マ イクロプロセッサと、パッファメモリと、対応する構造 エレメントに固有のサプアセンブリの種々のマイクロソ フトウェアモジュールとそのコマンドマイクロプロセッ サにより処理されるデータとを含むRAM型メモリとを 備えており、これらの種々のコンポーネントが同一のコ マンドマイクロプロセッサの同一の内部バスに接続され ていることを特徴とする請求項4に記載のサブシステ ۵.

【請求項8】 ホストアダプタに固有の機能サプアセン プリHが、該サプアセンプリHを構成する種々のモジュ ール間の連係作業を組織するホストアダプタのオペレー ティングシステムに関するモジュールMoと、アダプタ ホストアダプタ及びディスクアダプタ以 30 が接続された並列型バスを介してホストアダプタ及び他 の構造エレメントにしたがって情報の転送を管理するた めのモジュールM」と、ホストインターフェースを管理 するためのモジュールM2と、ホストアダプタのRAM 型メモリに含まれるコマンドスタックを管理するための ゙モジュールM₃と、ホストによりコントロールユニット にアドレスされるコマンドを実行するためのモジュール M₄と、セントラルホストからマスメモリへのコマンド を受け取り、これらのコマンドをマスメモリアダプタに 経路指定するためのモジュールMsと、ホストアダプタ のハードウェアコンポーネントの一方又は他方にエラー が検出された場合にリスタート及びエラー処理するため のモジュールM₆と、ホストアダプタのパッファメモリ を管理するためのモジュールMioとを含むことを特徴と する請求項6に記載のサプシステム。

> マスメモリアダプタに固有の機能サブア 【請求項9】 センプリDが、ホストアダプタのモジュールと同一のモ ジュールMo, M1, M3, M6, M10と、セントラルホス トからマスメモリへのコマンドを翻訳するためのモジュ ールM_Bとを含むことを特徴とする請求項8に記載のサ ブシステム。

【請求項10】 ソリッドステートディスクユニットの サプアセンブリが、ホストアダプタのモジュールと同一 のモジュールMo, M1, M2, M6, M10と、セントラル ホストから対応するソリッドステートディスクユニット へのコマンドを翻訳するためのモジュールM。とを含む ことを特徴とする請求項8に記載のサプシステム。

【請求項11】 キャッシュメモリのサプアセンプリC がモジュールMo, M1と、キャッシュメモリのテーブル を管理するためのモジュールMilとを含むことを特徴と する請求項8に記載のサブシステム。

【請求項12】 セントラルプロセッサの機能サプアセ ンプリアがモジュールMo及びMi以外に、対応するコン トロールユニットを初期化するためのモジュールM 12と、2つのコントロールユニット間の通信用モジュー ルであって、該ユニットの一方を構成する構造エレメン トの一つが使用不能の場合に、該ユニット間に情報交換 を設定するように特に構成されたモジュールMisと、対 応するセントラルプロセッサによりコマンドされるコン トロールユニットの電源を管理するためのモジュールM 11と、電源が切断された場合に対応するセントラルプロ セッサによりコマンドされるコントロールユニットのコ ンテキストを救済するためのモジュールMisと、電源が 切断され、モジュールMisにより救済が行われた後に、 対応するソリッドステートディスクユニットの書き込み 又は読み取りオペレーションをリスタートするためのモ ジュールM17と、バックアップディスクメモリと関連す るセントラルプロセッサとの間のインターフェースを管 理するためのモジュールMisとを備えることを特徴とす る請求項8に記載のサブシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は周辺マスメモリサプシス テムに係る。より詳細には、本発明は該サプシステムの ハードウェア及びマイクロソフトウェアアーキテクチャ に係り、あらゆる型の情報処理システムに適用可能であ る。

[0002]

【従来の技術】情報処理システムが少なくとも1つのセ ントラルプロセッサ及び該プロセッサが接続された1つ の主記憶装置から形成される少なくとも1つの中央処理 装置即ちセントラルホストと、複数の周辺装置と、主記 憶装置と種々の周辺装置との間のデータ交換の制御を確 保する少なくとも1つの入出力プロセッサとから構成さ れることは知られている。

【0003】種々のコントロールユニット即ちコントロ ーラが種々の周辺装置に関連付けられており、セントラ ルホストと種々のコントローラに関連付けられる周辺装 置との間のデータの物理的転送を確保する。

【0004】一般に、同一の地理的位置において情報処

レメントを担持する種々のボードとその電源との間のデ ータ転送を確保する同一の並列バスに接続されている。

【0005】現在最も汎用されているバスはMultibus 1 1 (Intel社の登録商標) である。そのアーキテクチャは Institute of Electrical and Electronic Engineers (IEEE) 規格1296により規格化された並列型の主パスを 中心に構築される。

【0006】最も頻用されている周辺装置としては回転 磁気ディスクメモリ又は光ディスクメモリのようなマス 10 メモリがある。マスメモリは非常に大量の情報を保存し 且つ比較的迅速に情報にアクセスすることができるの で、非常に広く使用されている。その平均アクセス時間 は約20~25ミリ秒である。市販の最高性能のディス クメモリの容量は1ギガバイトを越える。

【0007】マスメモリとしては、半導体メモリを使用 する電子メモリ又は電子ディスク(又はソリッドステー トディスク)として知られるメモリが現在開発中であ る。そのアクセス時間は1ミリ秒(即ち最高性能の回転 ディスクメモリのアクセスタイムの数十分の1)を大幅 に下回り、回転部分を備えない。しかしながら、その単 位記憶容量コストは高く、磁気ディスクメモリの約20 倍である。もっとも、エレクトロニックメモリの単位記 **懺容量コストは回転磁気ディスクメモリよりも著しく迅** 速に低下しつつあり、このコストは数年以内に等しくな るだろうと考えられる。したがって、情報処理システム の周辺装置として回転磁気ディスクメモリとソリッドス テートディスクとを同時に使用すると有用であると考え られる。

[0008]

30 【発明が解決しようとする課題】情報処理システムの構 造はますます複雑になっており、ますます多数のエレメ ントが必要になっている。更に、このようなシステムに より処理すべきデータ量は極めて甚大であり、システム のセントラルプロセッサにより処理する前に多数のマス メモリを使用してこれらのデータを保存する必要があ る。その結果、このようなシステム全体を中央処理装置 により管理するのは著しく複雑である。

【0009】したがって、夫々システムのエレメントの 一部、特に周辺装置を管理する複数のサプシステムのレ ベルに、情報処理システムを構成するエレメントアセン プリに管理を分散させることが望ましい。

【0010】本発明の目的は明確には、セントラルユニ ットの代わりにセントラルユニットからマスメモリへの データの転送のみならずマスメモリへの情報の読み書き を管理する周辺マスメモリサブシステムを提供すること である。

【0011】このようなサプシステムはできるだけ使用 し易く且つ高性能でなければならない。

【0012】更に、データへのアクセスは完全に保護さ 理システムを構成する全機能エレメントは、これらのエ 50 れなければならず、即ち一部又は全体の故障時であろう

と、システムのエレメントの全体又は一部の保守のためのダウン時間であろうと状況に関係なく、サプシステムにより管理されるマスメモリに含まれる任意のデータに常にアクセスできなければならない。

【0013】換言するならば、セントラルホストはサブシステムがマスメモリを実際にどのように管理するかを気遣う必要なく、サブシステム又はマスメモリに影響し得る誤動作とは無関係に、サブシステムにより管理されるマスメモリに含まれる任意のデータにアクセスできなければならない。これはホストにとってデータの可用性 10を規定する。

[0014]

【課題を解決するための手段】このために、本発明の周辺マスメモリサプシステムはMultibus II型の2つの並列バスを中心に構築されたモジュラーハードウェアアーキテクチャにしたがって構成され、種々の型のハードウェアエレメント(ロジックボード)の数は著しく少ない。これらのハードウェアエレメントは相互に同形の部分を有しており、これらの種々のハードウェアエレメントに搭載されたマイクロソフトウェアアーキテクチャはフトに共々搭載される複数の機能サプアセンブリを含み、マイクロソフトウェアアーキテクチャのサプアセンブリはマイクロソフトウェアモジュールから形成され、モジュールの一部はサプアセンブリ間で共通である。

[0015]

【作用】本発明によると、少なくとも1つのセントラルホストを含む情報処理システムに属しており、少なくとも1つのマスメモリを制御するように構成され且つ独立電源と、第1及び/又は第2の並列型パスに接続された 30複数の構造 (ハードウェア+マイクロソフトウェア) エレメントとを夫々有する2つのコントロールユニットを含む周辺マスメモリサブシステムは、ホストのコマンドを実行すると共にマスメモリの状態変化をホストに知らせるように構成されており、各々が各々のコントロールユニットの各々の構造エレメントに固有であり且つ該エレメントのハードウェア構造に搭載される複数の機能マイクロソフトウェアサブアセンブリから形成されるマイクロソフトウェアアーキテクチャを含むことを特徴とする。

[0016]

【実施例】本発明のその他の特徴及び利点は添付図面に 関する以下の詳細な説明に明示される。

【0017】図1は本発明の周辺マスメモリサプシステムの第1の実施態様PSS:を示す。

【0018】サプシステム PSS_1 は例えば2つのセントラルホスト H_1 及び H_2 を含むより大型の情報処理システムに属する。

【0019】サプシステムPSS1は好ましくは2つの同一のコントロールユニット、即ち図1の左側のUC1 50

と右側のUC2とを含む。

【0020】サプシステムPSS1のハードウェアアーキテクチャは好ましくはMultibus II型の相互に並列な2つの同形のパスB1及びB2の周囲に構築され、該パスは相互に完全に正対する中心ゾーンと、相互に正対しない2つの側部ゾーンとを有する。

6

【0021】2つのコントロールユニットUC1及びUC2は厳密に同形であり、対称面PSに関して相互に対称である。

【0022】第1のコントロールユニットUC1は第1の電源ALIM1により電気エネルギを供給され、パッテリBAT1により構成される第1の緊急電源手段に接続されている。

【0023】同様に、第2のコントロールユニットUC は第1の電源から独立した第2の電源ALIM2により 給電され、第2の緊急電源BAT2に接続されている。

【0024】第1のコントロールユニットUC₁は以下の構造エレメント、即ち第1のセントラルプロセッサPR₁と、ソリッドステートディスクユニットDE₁と、ホストアダプタHA₁、マスメモリ(マスメモリは6つのディスクメモリD₁~D₆を有するパンクBMD₁から形成される)アダプタ(本明細書中では簡単にするためにディスクアダプタと呼称する)DA₁と、パックアップディスクメモリMSD₁と、キャッシュメモリCA₁を含み、1つの構造エレメントはハードウェア構造とこの構造に搭載されたマイクロソフトウェアサプアセンプリとの組み合わせとして規定される。

[0025].

【0026】同様に、第2のコントロールユニットUC は第2のセントラルプロセッサPR2と、第2のソリッドステートディスクユニットDE2と、ホストアダプタHA2と、第2のディスクアダプタDA2と、第2のバックアップディスクメモリMSD2と、第2のキャッシュメモリCA2とを含む。

【0027】第1及び第2のディスクアダプタDAi及びDAiは夫々のリンクCSi及びCSiを介してディスクメモリバンクBMDiに接続されている(図1には6つのディスクメモリ即ちDi~Diのみを示す)。該ディスクアダプタは更にリンクCSi及びCSiを介して第2のディスクメモリバンクBMD2(図1には簡単にするために図示せず)に接続されている。

【0028】リンクCSi~CSiは、American National Standards Institute (ANSI) 及びInternational Standard Organization (ISO) により規格化されたIPI-2型である。

【0029】第1のホストアダプタHA」は第1の接続 チャネルCE」により第1のホストH」に接続され、第2 の接続チャネルCE2により第2のホストH2に接続され ている。

【0030】同様に、第2のホストアダプタHA2は第

1の連結チャネルCE:により第2のホストH2に接続さ れており、第2の接続チャネルCE,により第1のホス トHıに接続されている。

【0031】この場合、第1及び第2のホストアダプタ HA,及びHA,の第1の連結チャネルCE,及びCE。は 第2の連結チャネルCE2及びCE1よりも優先される。

【0032】4つの接続チャネルCE,~CE,はANSI (及びISO) により規格化されたIPI-3型である。

【0033】第1のコントロールユニットを構成する全 構造エレメント即ちPR1, DE1, HA1, DA1, MS 10 夕DA1, DA6及びDA6とを含む。 D₁及びCA₁は、ハードウェア及び及びマイクロソフト ウェアの両面から見て第2のコントロールユニットUC 2の対応するエレメント即ちPR2, DE2, HA2, DA 2, MSD2及びCA2と同形であり、面PSに関して相 互に対称に配置されている。

【0034】6つの構成エレメントDE1, DE2, PR 1, PR₂, CA₁, CA₂は、2つのバスB₁及びB₂バス の相互に正対している中心部分でこれらのパスに同時に に接続されている。

【0035】第1のコントロールユニットUC:の構成 20 エレメントHA1及びDA1は第1のバスBS1に接続さ れ、第2のコントロールユニットUC2の対応するエレ メントHAz及びDAzは第2のパスBzに接続されてい

【0036】第1のパックアップディスクメモリMSD っは、SCSI型のリンクLiを介して第1のセントラル プロセッサPR₁と第2のソリッドステートディスクユ ニットDE2とに接続されている。

【0037】同様に第2のパックアップディスクメモリ MSD2は、SCSI型のリンクL2を介して第2のセン 30 トラルプロセッサPR2と第1のソリッドステートディ スクユニットDE」とに接続されている。したがって、 2つのパックアップディスクメモリMSD1及びMSD2 は同時に第1及び第2のコントロールユニットUC1及 びUC2からアクセス可能である。

【0038】2つのパックアップディスクメモリは、電 源ALIM1及びALIM2(図1では簡単にするために 図示せず) に夫々接続された2つの入力を有するOR回 路により電圧を供給される。

【0039】図2に示す本発明の周辺マスメモリサプシ ステムの第2の実施態様PSS2は、図1に示した第1 の実施態様PSSIの拡張形でより高性能である。該サ プシステムは同様に2つのバスB,及びB2の周囲に構築 されると仮定される。該サプシステムは同様に2つの同 形のコントロールユニットUC1及びUC2を含む。該コ ントロールユニットの各々はエレメントPR₁, DE₁, CAI, MSDI, DAI及びHAI (ユニットUCI) と、PR2, DE2, CA2, MSD2, DA2及びHA 2 (ユニットUC2) とを含んでおり、これらのエレメン

し、厳密に同一の役割及び機能を有する。6つのディス クメモリD1~D6から構成されるディスクメモリバンク BMD₁は図1と同様に2つのディスクアダプタDA₁及 びDAzに接続されている。

【0040】第1のコントロールユニットUCiは、更 にホストアダプタHA:と3つのディスクアダプタD As, DAs, DA7とを含む。

【0041】同様に、第2のコントロールユニットUC 2は、更にホストアダプタHA、と3つのディスクアダプ

【0042】ホストアダプタHA1及びHA3と4つのデ ィスクアダプタDA1, DAs, DAs及びDA1とはバス B2に接続されており、ホストアダプタHA2及びHA とディスクアダプタDA2, DA4, DA6, DA6とはバ スBiに接続されている。

【0043】上記の他のエレメント、即ちセントラルプ ロセッサPR1, PR2、キャッシュメモリCA1, CA2 及びソリッドステートディスクユニットDE1, DE2は 同時に2つのバスB1及びB2に接続されていることが明 らかである。

【0044】2つのディスクアダプタDA3及びDA は、例えば6つのデイスクメモリD11~D16により構 成されるディスクメモリバンクBMD2に接続されてい

【0045】同様に、ディスクアダプタDAs及びDAs とDA₇及びDA₈とは、夫々例えば6つのディスクメモ リD21~D26及びDs1~Ds6(図2には簡単にするため の図示せず)により構成されるディスクメモリバンクB MD:及びBMD,に夫々接続されている。

【0046】ディスクアダプタに接続されたディスクメ モリの数が十分に多い場合、コントロールユニットUC 1及びUC2は夫々第1のセントラルプロセッサPR1及 び第2のソリッドステートディスクユニットDEzと、 第2のセントラルプロセッサPR₂及び第1のソリッド ステートディスクユニットDE1とに夫々接続された補 助パックアップディスクメモリ(例えばMSD3及びM S D₄) を含み得る。

【0047】本発明の周辺サプシステムは図2に示す以 外のホストアダプタ及びディスクアダプタを含んでもよ いことが明らかであり、これらの補助ディスクアダプタ は他の磁気ディスクメモリバンク、例えば光ディスクメ モリバンク、テープ駆動装置又は磁気光学ディスクメモ リ等に接続される。換言するならば、木発明の周辺マス メモリサプシステムは多数の可能な機器構成を含むこと ができ、多大な記憶容量を有するマスメモリを管理する ことができる。

【0048】本発明のサプシステムのディスクメモリは (UC:又はUC2のホスト及びディスクアダプタを介す る) デュアルアクセス型であることが理解されよう。 更 トは図1の対応エレメントと全く同一の参照符号を付 50 に、ユニットUC₁及びUC₂の各々が同形であり且つ2

つのバスB1及びB2に接続されているため、互換可能で ある。その結果、UC1の構造エレメントの1つが (例 えば全体又は一部の故障、保守又は移動のために)使用 不能な場合にUC2の対応するエレメントで代替するこ とができる。同様に、ユニットUC1又はUC2の一方が 使用不能な場合(電源が切断された場合、又は保守作業 中)には他方のユニットで代替する。二重のMultibus I 1を有する完全に冗長な本発明の周辺サブシステムの構 造(ハードウェア及びマイクロソフトウェアの両方)は データの完全な保護とセントラルホストH₁のデータ可 10 用性とを確保する。

【0049】ホストアダプタ (例えばHA1) 及びディ スクアダプタ(例えばDAI)のより詳細なハードウェ ア構造を図3に示す。アダプタ夫々HA2~HA4及びD A2~DA2のハードウェア構造はHA1及びDA1につい て以下に記載する対応する構造と完全に同形であること が理解されよう。

【0050】ホストアダプタHA1は、接続チャネルC E: 及びCE₂によりセントラルホストH: 及びH₂に接続 するための(上記IPI-3規格により規定される型の)イ 20 ンターフェース I H1と、好適態様によると約512~ 768KBの容量を有するホストバッファメモリ (簡単 にホストパッファと呼称する) MTH₁と、ホストアダ プタの機能を制御するマイクロプロセッサMPH」(例 えばRISC型のAMD 29000マイクロプロセッ サ)と、マイクロプロセッサMPH」に関連するRAM 型メモリであって、例えばホストアダプタHA1に搭載 されるマイクロソフトウェアモジュールの種々の命令を 受け取るように構成された1つのRAM型メモリとデー タのための1つのRAM型メモリ(夫々命令及びデータ 30 に充てられるこれらの2つのRAM型メモリは例えば各 々256Kの容量を有する)とから構成されるRAM型 メモリRAH₁と、バスB₁を介してホストアダプタをコ ントロールユニットの他のエレメントと接続するための マイクロコントローラMCH1と、上記IBBB規格1296に より規定されるMultibus IIパスB,との接続用インター フェースであって、例えば本発明の周辺サプシステムP SS1, PSS2の他の構成エレメントとメッセージモー ドで通信するVL 82c389コプロセッサ (Intel社製) によ り構成されるインターフェースIBH1とを含む。

【0051】上記ホストアダプタの全構成エレメントは マイクロプロセッサMPH」の内部バスBI」により相互 に通信する。

【0052】ディスクアダプタDA1のハードウェア構 造はホストアダプタHA₁のハードウェア構造と同様で ある。

【0053】即ちアダプタDAiは、上記IEEE規格 1296により規定されるパスB1との接続用接続イン ターフェース I BD₁と、ディスクメモリD₁~D₆に書

データの読み取りに由来するデータのためのバッファメ モリ(より簡単にディスクパッファと呼称する)MTD 」と、ディスクアダプタのコマンドマイクロプロセッサ MPD₁と、相互接続用マイクロコントローラMCD ıと、マイクロプロセッサMPDıに関連するRAM型メ モリRAD1と、接続チャネルCS1及びCS2を介して ディスクメモリパンクBMD、に接続するためのインタ ーフェースID」(このインターフェースは上記IPI - 2規格により規定される)とを含む。

【0054】ホストアダプタ及びディスクアダプタHA 1及びDA1のハードウェア構造は、マザーポード及びド ーターボードから構成される。

【0055】即ちホストアダプタHA1は、マザーボー ドCMH₁とドーターボードCFH₁とを含み、ディスク アダプタDA」はマザーボードCMD」とドーターボード CFD:とを含む。

【0056】マザーボードСМН1 は上記エレメントM TH1, MPH1, RAH1, MCH1, IBH1を含み、 マザーボードCMDiはエレメントMCDi, MTDi, RAD1, MPD1及びIBD1を含む。

【0057】ドーターポードCFH1はインターフェー ス I H₁を含み、ドーターボード C F D₁ はインターフェ ース I D₁を含む。

【0058】2つのマザーボードCMH1及びCMD1は 厳密に同形であり、したがってホスト及びディスクアダ プタHA1及びDA1はドーターボードCFH1及びCF D₁ 以外は同一のハードウェアを有することが理解され よう。マザーボードCMH1, CMD1は、Mutibus II型 の単一バス(例えばB1)に接続できるという意味でmon o-Multibus II型である。

【0059】コントロールユニットUC1の種々の構造 エレメントPR:, CA:, DE:のハードウェア構造を 図4に示す。

【0060】これらのエレメントPR1, CA1, DE1 の各々はマザーボード夫々 CMP1, CMC1及びCMD ıと、少なくとも1つのドーターボードCFC,及びCF Dı (夫々CAı 及びDAı の場合)とから形成される。

【0061】種々のマザーボードCMP1, CMC1及び CMD」は同一のハードウェア構造を有する。

【0062】即ち、マザーボードCMP1は、いずれも 内部パス5に接続されたハードウェアコンポーネント1 ~8を含み、マザーボードCMC1は、いずれも内部パ ス15に接続されたハードウェアコンポーネント11~ 18を含み、マザーボードCMD1は、いずれも内部バ ス25に接続されたハードウェアコンポーネント21~ 28を含む。

【0063】ハードウェアコンポーネント1~8、11 ~18及び21~28は夫々上記順序で相互に同形であ る。即ち、エレメント1、11及び21は相互に同形で き込むべきデータ又は骸ディスクメモリに書き込まれた 50 あり、エレメント2,12,22は相互に同形であり、

以下同様である。したがって、ハードウェアコンポーネ ント11~18及び21~28を認識するためには、ハ ードウェアコンポーネント1~8について説明すれば十

【0064】コンポーネント1及び2はパスB1及びB2 との通信用インターフェースであり、上記インターフェ ースIBHI及びIBDIと同一型である。

【0065】2つのコンポーネント3及び4は、パスB 1及びB2により周辺サプシステムの他の構成エレメント と接続するためのマイクロコントローラである。これら のマイクロコントローラは、上記マイクロコントローラ MCH: 及びMCD: と同一型の例えばIntel 80c32型マ イクロコントローラである。

【0066】コンポーネント6はセントラルプロセッサ PR₁を構成するコンポーネント全体のコマンドマイク **・ロプロセッサである。該マイクロプロセッサはRISC** 型のAMD 2900マイクロプロセッサからなり、し たがって、上記マイクロプロセッサMPH、及びMPD と同形である。

【0067】コンポーネント7は512~768K (M TD1及びMTH1に等しい)の容量を有するバッファメ モリであり、コンポーネント8は図3に関して上述した と同一型のメモリ(即ちRAHi及びRADi)と同一の RAM型メモリである。したがってコンポーネント8 は、セントラルプロセッサPR₁に含まれる種々のマイ クロソフトウェフモジュールの命令を含む1つのRAM 型メモリと、マイクロプロセッサ6により処理されるデ **一夕のための1つのRAM型メモリとにより構成され** る。

【0068】マザーボードCMP1, CMC1, CMD1 は、bi-Multibus II型のマザーボードである。

【0069】セントラルプロセッサPR1のマザーボー ドCMP1は更に、セントラルプロセッサとDE2とをバ ックアップディスクメモリMSDiに接続するリンクLi とのインターフェースであるハードウェアコンポーネン ト9を含む。インターフェースはしたがってIPI-2 規格型である。

【0070】同様に、ソリッドステートディスクユニッ トのマザーボードCMD1は、PR2及びDE1をMSD2 に接続するリンクL2とのインターフェースを構成する コンポーネント29を含む。

【0071】ソリッドステートディスクユニットDE1 のドーターポードCFDIはこのユニットのメモリプレ 一ンを構成し、例えばRAMメモリの複数のカラム(カ ラム1 R1, . . . , 1 R , . . . , 1 R) を含む。

【0072】このメモリプレーンCFDIから又は該メ モリプレーンへの情報(データ及びこれらのデータがメ モリプレーン CMD₁ のRAMの内側で位置付けられる アドレス)はパスBDA」を通って輸送され、該パスは このメモリプレーンのRAMメモリカラム全体に供給す 50 12

るに十分な数のブランチに分割している(ソリッドステ ートディスクユニットが第2のメモリプレーンを含む場 合、該ユニットはBDA」と同一型のパスにより第1の ドーターボードCFD に接続された第2のドーターボ ードCFD₂により構成される)。

【0073】キャッシュメモリCA1のドーターボード CFC₁はドーターボードCFD₁と同一である。

【0074】このドーターボードCFC1はキャッシュ メモリCAIのメモリプレーンを含んでおり、複数の並 10 列RAM型カラム2R1, ...,

2R により構成され、これらの列の組は パス (データ及びアドレスパス) BDA₂ によりマザー ポードCMC1のバッファメモリ17に接続されてい

【0075】したがって本発明の周辺サプシステムのハ ードウェアアーキテクチャは、一般にホストアダプタ及 びディスクアダプタのマザーボードと、セントラルプロ セッサ、キャッシュメモリ及びソリッドステートディス クユニットのマザーボードとの単に2つの型のマザーボ 20 一ドの周囲に構築されることが明らかである。これらの エレメントの各々により確保される機能にしたがって異 なる型の1以上のドーターボードがこれらの2つの型の マザーボードの各々に関連付けられる。

【0076】この非常に簡単な構造は、Multibus II型 の一方及び/又は他方のパスに接続されたエレメント全 体が同一のボードホルダマガジンの内側に配置されてい る点と相俟って非常に経済的である。更に、製造中に極 めて迅速に組み立てることができる。

【0077】図5について説明すると、本発明の周辺サ 30 プシステムのマイクロソフトウェアアーキテクチャAM Lは5つの主なマイクロソフトウェアサプアセンプリ P, H, D, C, Sを含み、該サプアセンブリはP R_1 , HA_1 ($HA_2 \sim HA_4$), DA_1 ($DA_2 \sim D$ As), CA1 (CA2) 及びDE1 (DE2) のハードウ エア構造に夫々搭載されている。

【0078】各サプアセンブリは夫々特定の機能を有す る所定数のモジュールから構成される。所定のモジュー ルはサプアセンブリ間で共通である。

【0079】同一のサプアセンプリのモジュールは、R AMメモリに配置された共通メモリゾーン (例えばRA H₁, RAD₁, 8, 18, 28) により又は相互間の直 接呼出しにより相互に通信する。

【0080】異なるサプアセンブリに属するモジュール は、MultibusIIを規定するIEEE規格により規定されるよ うなMultibusIIメッセージにより相互に通信し、これら のメッセージはデータについては請求メッセージであ り、要求、応答及び通告については非請求メッセージで ある。

【0081】図5に示す5つのマイクロソフトウェアサ ブアセンプリ以外に、全ハードウェア構造に共通し且つ

該ハードウェア構造の各々に含まれるマイクロコントロ ーラ(即ちマイクロコントローラMCH1, MCD1, 3, 4, 13, 14, 23, 24) に関連するの別のサ ブアセンブリが存在する。このマイクロソフトウェアサ プアセンブリを参照符号MICで示す。該サプアセンブ リは以下のモジュールを含む。

【0082】構造エレメントHA1~GA1, DA1~D As, PR1, PR2, CA1, CA2, DE1, DE2の各 々のハードウェアコンポーネント全体を初期化するよう に構成されたモジュールmi。この初期化はより詳細に は2つのコントロールユニットUC1及びUC2の電源投 入時のこれらのハードウェアコンポーネントの種々の試 験に関係する。これらの試験は英語の頭文字BIST及 びBOOTとして実際によく知られている。

【0083】2つのコントロールユニットの電源投入時 に種々のハードウェア構造の相互接続に関係し且つMult ibus IIに関する上記IEEE規格1296により規定 される接続用モジュールm2 (英文用語interconnect sp aceとして知られる)。

【0084】コントロールユニットの各々を2つの電源 ALIM₁及びALIM₂に接続する規格化RS 232 型のワイヤリンク(これらのリンクは図1、図2及び図 3では簡単にするために図示せず)の管理のためのモジ ュールms。

【0085】サプアセンブリHは以下のモジュールを含 ð.

【0086】モジュールMoはホストアダプタのオペレ ーティングシステムに係る。以下に示すように、このモ ジュールMo はサブアセンブリP, H, D, C, Sに共 通である。このモジュールは、一方から他方への通行を 30 確保することにより夫々が帰属するサブアセンブリ(こ の場合H)を構成する種々のモジュール間の連係作業を 組織する。

【0087】サプアセンプリP, H, D, C, Sに共通 の情報(データ、アドレス)の転送を管理するためのモ ジュールMi。骸モジュールはMultibus IIパス (Bi, B2)の一方又は他方を介してこのモジュールが搭載さ れているハードウェアエレメント (この場合H) から他 のエレメントへの情報の転送を確保する。

【0088】ホストアダプタHA1のホストインターフ ェース I H₁ の管理のためのモジュールM₂。このモジュ ールは全ホストアダプタHAュ~HAュに共通であること が理解されよう。

【0089】メモリRAHIの命令RAMに含まれるコ マンドスタックの管理のためのモジュールMs。該モジ ュールは他のサプアセンプリH, D, Sに共通である。

【0090】ホストH」によりコントロールユニットU C1及びUC2にアドレスされるコマンドを実行するため のモジュールMi。

MDIのディスクメモリへのコマンドを受け取り、これ らのコマンドをディスクアダプタDA1に経路指定する モジュールM5。

14

【0092】ホストアダプタのハードウェアコンポーネ ントの一方又は他方にエラーが検出されたときに再始動 及びエラー処理するためのモジュールMe。このモジュ ールはサプアセンブリH、D及びSに共通である。

【0093】例えばサンブリングを実施する監視及び管 理モジュールMrは、モジュールmz (上述) との接続、 例えばホストアダプタが属するコントロールユニットの 電源が切断した場合にコンテキストの救済、テーブル初 期化等を確保する。このモジュールはサプアセンブリ H, D及びSに共通である。

【0094】ホストパッファメモリMTH」の管理のた めのモジュールM10。

【0095】ホストアダプタDA1に搭載されるサプア センブリDは、上記に規定したモジュールM。と、同様 に上記に規定したMultibus II転送管理用モジュールM1 と、上記に規定したコマンドスタックの管理のためのモ 20 ジュールMoと、上記に規定したパッファメモリMTD1 の管理のためのモジュールMioと、上記に規定した再始 動及びエラー処理モジュールM6と、上記に規定した監 視及び管理モジュールMrと、セントラルホストからバ ンクBMD₁のディスクメモリの一方又は他方へのコマ ンドを翻訳するためのモジュールMoとを含む。

【0096】ソリッドステートディスクユニットDE」 及びDE2のマイクロソフトウェアサブアセンプリS は、マイクロソフトウェアサプアセンブリDと厳密に同

【0097】キャッシュメモリCAI, CA2のマイクロ ソフトウェアサプアセンブリCは、モジュールMo (上 記)と、Multibus IIパスの一方又は他方を経る情報の 転送を管理するためのモジュールM: (上記) と、キャ ッシュメモリCA1、CA2に含まれるテーブルを管理す るためのモジュールMilとを含む。

【0098】2つのセントラルプロセッサPR,及びP R2の各々に搭載されるマイクロソフトウェアサプアセ ンプリPは、オペレーティングシステムに関するモジュ ールM。(上記)と、Multibus II転送を管理するための モジュールMı(上記)と、対応するコントロールユニ ット(UC1, UC2)の初期化モジュールM12と、2つ のコントロールユニット間の通信用モジュールであっ て、特に一方のコントロールユニットの構造エレメント の1つが使用不能の場合にこれらの2つのコントロール ユニット間で情報交換を設定するように構成されたモジ ュール(このとき、他方のユニットの対応する構造エレ メントは使用不能なエレメントにより通常実施されるオ ペレーションを実行するように構成される) M13と、電 源ALIM₁ (ALIM₂)と本発明の周辺サプシステム 【 $0\ 0\ 9\ 1$ 】例えばセントラルホスト H_1 からパンク $B\ 50\$ の保守を担当するオペレータに用意された保守盤とを管

理するためのモジュール M_{11} と、電源が切断された場合に対応するコントロールユニット全体のコンテキストを救済するためのモジュール M_{16} と、電源が切断され、前記モジュール M_{16} により対応する救済が行われた後にソリッドステートディスクユニットDE₁,DE₂の書き込み又は読み取りオペレーションを再始動するためのモジュール M_{17} と、バックアップディスクメモリMSD₁(MSD₂)とこれに関連するセントラルプロセッサ(即ちPR₁)との間のインターフェースを管理するためのモジュール M_{18} とを含む。

【0099】上記マイクロソフトウェアサプアセンブリの各々がどのように作動するか、及び該サプアセンブリを構成するこれらのモジュールの各々が他のモジュールとの関連でどのように作用するかについては、ディスクメモリバンクBMD」及びキャッシュメモリCAI、CA2の内側のオペレーションに関する特に図7A及び図7B並びに図8A及び図8Bと共に以下の説明から良く理解されよう。

【0100】まず最初にセントラルプロセッサPR₁(PR₂)のサブアセンブリPの役割を大まかに説明しよう。

【0101】2つのセントラルプロセッサPR1及びP R₂は、コントロールユニットUC1及びUC2の各々に 属する種々のハードウェアエレメントの夫々親装置であ る。該セントラルプロセッサは、夫々に割り当てられた 機能を実行できるように種々のエレメントHAI~H As, DA1~DAs, DE1, DE2, CA1, CA2の実 行プログラムを内側にロードする。当然のことながら、 これらのプログラムの実行は上記機能サブアセンブリ H, D, C, Sに対応する。プロセッサPR₁及びPR₂ 30 は、例えばパックアップ回転ディスクメモリMSD1及 びMSD2に保存されたこれらのプログラムを探索す る。その場合、これらのパックアップメモリはデュアル 機能、即ちまず第1にアダプタDA₁,DA₂等が使用不 能な場合に、まだ保存されずにバンクBMD1、BMD2 等の回転ディスクメモリへの書き込みを待機している情 報をバックアップする機能と、第2に上記実行プログラ ムを保存する機能とを有する。しかしながらこれらのプ ログラムは、プロセッサPR1及びプロセッサPR2の両 方に接続されたシステムディスクメモリと呼称される特 40 ためのファイルを探索する。 別のディスクメモリに保存され得る。以下の説明では、 バックアップ回転ディスクメモリMSD1及びMSD2も システムディスクメモリの役割を果すと仮定する。

【0102】本発明の周辺マスメモリサプシステムの初期設定は以下のように行われる。

【0103】各コントロールユニット(UC1, UC1) は電源を入れると自動的にプートロードされるように構 成されている。プートロード(即ちコントロールユニッ トを含む構造エレメントのハードウェア構造の各々にお ける種々のマイクロソフトウェアサブアセンブリの実 50

行)は、 (バックアップディスクメモリがシステムディスクメモリの役割を果すため) バックアップディスクメモリ中のファイルから行われる。初期設定は順次以下のオペレーションの実行を含む。

【0104】ハードウェア構造の各々についてマイクロコントローラ MCH_1 , MCD_1 ,3,4,13,14,23, $24はモジュール<math>m_1$ の命令を実行し、そのハードウェアコンポーネントを初期設定する。

【0105】この間 PR_1 のハードウェア構造は、ディ IO スクメモリMSD₁からプートロードされ、他の構造エレメントの他のハードウェア構造はそれ自体のマイクロソフトウェアサプアセンブリがロードされるのを特徴する。換言するならば、セントラルプロセッサ PR_1 はモジュール M_0 , M_1 , M_{12} , M_{15} , M_{16} , M_{17} によりRAMメモリ8にロードされる。

【0106】次にプロセッサPR1は、コントロールユニットUC1を構成する他のハードウェア構造の各々にローディングコードを送る。次に該プロセッサは、Multibus II型の2つのバスの一方又は他方を介して該ハードウェア構造に対応するマイクロソフトウェアサプアセンプリ(プロセッサがバックアップディスクメモリMSD1中で探索し、例えばそのバッファメモリ7中に保存しておいたサプアセンブリ)を送る。

【0107】エレメント(DE1, CA1, HA1, DA1) の各々は、該エレメントに含まれるマイクロコントローラによりモジュールmo, m1, m2, m3の各々を実行することによりそのハードウェアコンボーネントを初期設定する。次に、該エレメントは実行しようとするマイクロソフトウェアサブアセンブリを含む種々のモジュールをロードする。

【0108】システムディスクメモリとしての機能においてパックアップディスクメモリが何らかの理由でセントラルプロセッサPR₁によりアクセス不能な場合、このセントラルプロセッサは他方のコントロールユニットUC₂のセントラルプロセッサPR₂によりロードされる。いったんロードされると、PR₁は、UC₂のシステムディスクメモリとして機能する他方のディスクメモリMSD₂中でコントロールユニットUC₁の構造エレメントのマイクロソフトウェアサプアセンブリをロードするためのファイルを探索する。

【0109】コントロールユニットのハードウェア構造の各々が該ハードウェア構造に対応するマイクロソフトウェアサプアセンブリを含む全モジュールをロードされるや否や、こうして形成された構造エレメントは該エレメントに割り当てられた機能を実行することができる。

【0110】マイクロソフトウェアサプアセンブリがどのように作動するかをよく理解するためには、パンク(例えばBMD₁)のディスクメモリ内に情報を書き込むオペレーションがHA₁,DA₁及びCA₁にロードされるサプアセンブリH,D及びCを含むマイクロソフト

と同一である。

18

ウェアモジュールの各々によりどのように実施されるか を示す図7A及び図7Bをまず参照されたい。

【0111】図6も参照することができ、同図は、HA 」及びDA」に搭載されるソフトウェアサプアセンブリの モジュールが相互にどのように機能するかを示すと共 に、データプロックがパンクBMD1 (又はBMD2等) のディスクメモリの1つとキャッシュメモリCA: (C Az)との両方で読み取られるときにこれらのモジュー ルの各々により実施される種々のオペレーションを示 す。

【0112】データプロックがBMD:のディスクメモ リD:~Deの1つ及びキャッシュメモリCA:で読み取 られる時に関連する種々のオペレーションを説明する前 に、情報がディスクメモリにどのように書き込まれる か、及びキャッシュメモリの役割についてまず説明する ことが肝要である。

【0113】データプロックをディスクメモリの磁気デ ィスクに書き込むために、ディスクメモリは各々同一の 長さを有するセクタに分割されている。これは固定フォ ーマットメモリとして知られるディスクメモリで現在一 般に使用されている。種々のセクタはすべて同一のパイ ト数 (例えば512K) を有する。各セクタにはヘッ ダ、データブロック及びフッタが順次書き込まれる。へ ッダは磁気ディスクのトラック上のセクタでヘッダが位 置する物理的位置に情報を含み、フッタはデータの完全 性を確認するための情報を含み、このセクタに記録され る全パイトが正しいか否かを確認する。情報書き込みの ためのこのようなセクタ構成及びセクタ内の分配は非常 によく知られており、従来のディスクメモリで広く使用 されている。本発明の周辺サプシステムでもこの書き込 30 み構成をソリッドステートディスクユニットDE1及び DE2で使用する。

【0114】ディスクメモリに関するオペレーションの 過程ではしばしば同一のデータプロックが読み取られる ことが予想される。換言するならば、経時的に同一のデ ータプロックへのアクセスの確率は非常に高い。更に、 複数のデータプロックが逐次読み取られる場合、第1の 所定のデータブロックがいったん読み取られてから同一 のデータブロックがこの同一の所定のブロックに引き続 いて読み取られる確率も高い。

【0115】上記の理由から、高頻度で読み取られる確 率が高いデータを正確に含むキャッシュメモリが使用さ れる。したがって、これらのデータはキャッシュメモリ に直接読み取られ、対応するディスクメモリで探索する 必要はない。

【0116】データは次に、磁気ディスクメモリのアク セス時間よりも実質的に著しく短いキャッシュメモリの アクセス時間(磁気ディスクメモリの数十ミリ秒に対し て約0.1ミリ秒)で読み取られる。

キャッシュプロックと呼称されるプロックの形態のドー ターボードCFC1のRAMメモリカラム2M1, ..., 2 M , ..., 2 M に書き込まれる。 ディスクメモリの各セクタと同様に、該キャッシュプロ ックの各々はヘッダと、後続するデータ(典型的にはデ ータフィールドと呼称される)と、後続するフッタとを 含む。ヘッダ及びフッタの夫々の役割は、磁気ディスク

メモリに記録されるデータのセクタのヘッダ及びフッタ

【0118】単一のキャッシュメモリのデータフィール 10 ドは、パンクBMD1, BMD2等の1つに属するディス クメモリの磁気ディスクのN(整数)個のセクタに記録 される全データに対応する。

【0119】各キャッシュプロックと、所与のディスク メモリに属する所与の磁気ディスクの種々の対応するセ クタとの間の対応はテーブルに示される。テーブルは例 えばマザーポードCMC1に属するRAMメモリ18の メモリスペースを占有する。

【0120】図7A及び図7Bは、データの一部がキャ 20 ッシュメモリCAIで読み取られるか否かに拘わらず、 バンクBMD: のディスクメモリのいずれか1つにおけ るデータプロックの読み取り時に、ホストアダプタHA ı とディスクアダプタDAı との間、ディスクアダプタと キャッシュメモリとの間、及びキャッシュメモリとホス トアダプタHAIとの間の対話を示す。

【0121】読み取りオペレーションは以下の通りであ

【0122】1) ホストアダプタHA1は、例えばメ モリRAHュに配置されるコマンドスタック中に送られ るコマンドメッセージCMDとしてホストHiからの読 み取り要求を受け取る。このオペレーションはモジュー ルMi及びMiにより順次実行される。

[0123]2) コマンドメッセージCMDの内側で モジュールMsはデータブロックを読み取るべきディス クメモリのアドレスをデコードする。このディスクメモ リは簡単にリソースと呼称される。

 $\{0124\}3)$ モジュールMs はリソースのアドレ スをデコードするや否や、コマンドメッセージMSG CMDを作成する。

【0125】4) 実際にMultibus II型のメッセージ であるこのメッセージMSG CMDは、モジュールM ıの指令下にパスBıを通ってディスクアダプタDAIに 送られる。

[0126]5) メッセージはモジュールMoの指令 下にマイクロプロセッサMPD1 によりデコードされ

【0127】6) 該モジュールMs は妥当性をチェッ クする。

【0128】モジュールM。はホストH、が該当データブ 【0 1 1 7】キャッシュメモリC A_1 の内側で、情報は 50 ロックを読み取ろうとするリソースを予約する。いった

んリソースが予約されたらオペレーション100に移 る。

【0129】100: モジュールMIの指令下で、デ ィスクアダプタはキャッシュメモリCAIのプロセッサ 16に問い合わせコマンドCIを送る。このコマンドの. 目的は、データブロックがドーターボードCFC₁のR AMメモリに記憶されているか否かを認識することであ

【0130】101: キャッシュメモリのテーブルを 管理するためのモジュールM::は該当データブロックの 10 有無を知るためにキャッシュメモリのテーブルを探索す る。

[0131] A) まず応答がイエスであると仮定す る。

【0132】キャッシュメモリCA1とホストアダプタ HA」との間に対話が設定される。この対話は次のオペ レーション102A~111を含む。

【0133】 102A: キャッシュメモリCA1のモ ジュールM₁は、パッファメモリMTH₁のページを予約 する要求をホストアダプタに送る。

【0134】103: ホストアダプタの管理モジュー ルMs は次に、キャッシュメモリCA: に読み取ろうとす るデータブロックを一時的に記憶するために、バッファ メモリMTH: のページを割り当てる。パッファメモリ のページが割り当てられるや否やオペレーション104 に移る。

【0135】<u>104</u>: ホストアダプタはモジュールM ıの指令下に、パスBıを介してキャッシュメモリにメッ セージを送り、そのパッファメモリMTH₁のページが 割り当てられたことを知らせる。

【0136】105: キャッシュメモリのデータプロ ックは、キャッシュメモリ及びホストアダプタのモジュ ールM」の指令下でパッファメモリMTH」に転送され

【0137】106: プロックの全データがバッファ メモリMTH」に記憶されるや否や、ホストアダプタは 該当データプロックを転送することをホストH1 に通知 する。この通知はモジュールM2の指令下に行われる。

【0138】107: ホストH₁が転送を受諾するや 否や、モジュールM2の指令下にホストアダプタにより 40 転送が実施される。

【0139】108: オペレーション106及び10 7が実行されている間、キャッシュメモリは信号HIT をディスクアダプタDA1に送り、該当データプロック がキャッシュメモリからホストアダプタHAiに転送さ れたことを知らせる。このメッセージHITは、キャッ シュメモリのモジュールM1 によりキャッシュメモリC AıからディスクアダプタDAıに送られる。

【0140】109: ディスクアダプタはメッセージ

答メッセージMSG REPTを作成する。

【0141】110: ディスクアダプタは次に、ディ スクアダプタ及びホストアダプタのモジュールM1の指 令下で応答メッセージMSG REPをホストアダプタ HAiに送る。

【0142】111: ホストアダプタは応答メッセー ジMSG REPを受け取るや否やモジュールM2の指 令下で完了送信信号を送り、キャッシュ CA1 における データプロックの読み取りオペレーションが完了したこ とをホストH」に知らせる。

【0143】B) <u>応答がノーである</u>と仮定する。

【0144】オペレーション101 (上記) に引き続き オペレーション102Bを実施する。

【0145】102B: キャッシュメモリCA1はそ のモジュールM₁ によりパスB₁ を通ってディスクアダプ タDA₁にメッセージを送り、データプロックがそこに 存在しないことを知らせる。このメッセージがDAiに よりうけとられると、次のオペレーション8に移る。

【0146】8) アダプタDА1は、リソースで読み取 られるデータプロックを受け取るためにパッファメモリ MTD1の1ページ以上を割り当てる(モジュールM10 により実施されるオペレーション)。こうして次のオペ レーションに移る。

【0147】9) モジュールMs の指令下にリソースに おけるデータブロックの読み取りが実施される。

【0148】10)読み取りが完了すると、データブロ ックはパッファメモリMTDIの割り当てられたページ に一時的に記憶され、アダプタDAI はモジュールMIの 指令下にそのバッファメモリMTHI~HAIのページ割 30 り当て要求を送る。

【0149】11) この要求に応答してHA: は該当す るデータプロックを受け取るためにそのバッファメモリ MTHIのページを割り当てる。

【0150】12) HA1はパスS1を介してDA1にメ ッセージを送り、MTHIの1ページ以上が割り当てら れたことを知らせる(HAI 及びDAI のモジュール M_1).

【0151】13) DAI は次にこの最後のメッセージ に応答して、これらの2つのアダプタのモジュールM1 の指令下にリソースで読み取られた情報をHAIに転送 する。

【0152】14A) ホストアダプタはモジュールM2 の指令下に、リソースで読み取られ且つパッファメモリ MTH₁に一時的に記憶されたデータブロックをすぐに 転送するようにホストH1 に知らせる。

【0153】14B) オペレーション14Aしが実施さ れている間、ディスクアダプタは応答メッセージMSG

REPを作成する。このメッセージはディスクアダプ タ及びホストアダプタのモジュールM1の指令下にHA1 ${
m H~I~T}$ を受け取るや否や、モジュール ${
m M}_{
m B}$ の指令下で応 ${
m \it 50}$ に送られる(オペレーション ${
m 1~5~B}$)。 ${
m H~A}_{
m I}$ はこの応

答メッセージを受け取ると、オペレーション15Aを実 行する。

【0154】15A) HA, はモジュールM₂の指令下でホストH, にデータプロックを転送する。この間、DA, はオペレーション15B及び16Bを実行する。

【0155】15B) ディスクアダプタはモジュールM によりリソースを解放し、次いでモジュールM₁₀の指令下にパッファメモリMTD₁を解放する(オペレーション16B)。

【0156】16A)ホストアダプタはホストH₁への 10 データ転送を完了するや否や、ホストに完了送信信号を送り、リソースにおけるデータプロックの読み取りの全オペレーションが完了したことを知らせる(モジュール M₂)。

【0157】17A)ホストアダプタは次にモジュール M10の指令下にMTH1を解放する。

【0158】図8A及び図8BはキャッシュメモリCA 1又はBMD1, BMD2等のようなパンクのディスクメ モリのいずれか1つにデータブロックを書き込むために 実行される全オペレーションを示す。

【0159】 HA」とDA」との間の対話に関するオペレーションセット1~8は、リソース又はキャッシュメモリCA」におけるデータブロックの読み取りについて図7A及び図7Bに関して上述したオペレーション1~8と厳密に同一である。その後、オペレーション20に移る。

【0160】20)ディスクアダプタDA1は、書き込むべきデータプロックの転送を要求するためにバスB1を通ってホストアダプタHA1にメッセージを送る。このオペレーションは2つのアダプタの2つのモジュールM1の指令下に行われる。

【0161】21)次にホストアダプタは、データプロックを受け取るためにホストパッファメモリ MTH_1 の1ページ以上を割り当てる(モジュール M_{10})。

【0162】22)次にHA1は、書き込むべきデータ ブロックを転送すべきであることをセントラルホストH1に知らせる(モジュールM2)。

【0163】23)次にセントラルホストは、オペレー 1ページ以上の予約を要求するメッション21で割り当てられたパッファメモリのページに メモリに送る。このオペレーション一時的に記憶されていた書き込むペきデータプロック 40 モジュール M_1 の指令下に転送する。 【0173】132・ CA_1 0.5年

【0164】 24)次に HA_1 は、書き込むべきデータプロックを後で受け取るためにパッファメモリMTD₁の<math>1ページ以上を割り当てるように要求するメッセージを DA_1 に送る(2つのアダプタのモジュール M_1)。

【0165】25)このメッセージに答えて DA_1 はM TD_1 の $1ページ以上が割り当てられたことを知らせるメッセージを<math>HA_1$ に送る(モジュール M_1)。

【0166】26)次にHAIは書き込むべきデータブ れるロックをDAIに転送し、DAIは先に割り当てられたM 50 る。

TD₁のページに該データブロックを一時的に記憶する。

【0167】27)MTD」に書き込むべきデータプロックを受け取ると、DAIは応答メッセージMSG REPを作成する(モジュールMs)。DAIはモジュールMIの指令下に該応答メッセージをHAIに送る(オペレーション28)。

【0168】29)HAIはメッセージMSG REPを受け取ると、モジュールM2の指令下に完了送信信号をホストに送る。ホストHIにとってこのメッセージは、予約されたリソース又はキャッシュメモリCAIのいずれかで(実際にはまだであるが)データプロックの書き込みオペレーションが完了したことを意味する。

【0169】次にオペレーション30に進む。

【0170】30)モジュールMaの指令トで、アダプタDA1は該当リソースにデータプロックを書き込む。この書き込みと平行してディスクアダプタは、モジュールM1の指令下に2つのパスB1, B2の一方又は他方を通ってコマンド信号CIWをキャッシュメモリCA1に送る。この信号の目的は、書き込むべきデータブロックをそのメモリCFC1に書き込むことができるか否かを該キャッシュメモリに尋ねることである。コマンド信号CIWを送ることがオペレーション128の目的である。

【0171】129: 128に答えてキャッシュメモリはモジュールM11の指令下に、データプロックをキャッシュメモリに書き込むべきであることを意味する信号HIT、又はそうすべきでないことを意味する信号HITパーをディスクアダプタに送る(前者はオペレーション130A、後者は130B)。自明のように後者の場合、オペレーション130Bに答えてディスクアダプタは以後、キャッシュメモリCA1を無視する。前者の場合(130A)、手続きはオペレーション131に進む。

【0172】131: ディスクアダプタはメモリCF C₁ に書き込む前に書き込むべきデータブロックを一時的に記憶するために、キャッシュパッファメモリ17の1ページ以上の予約を要求するメッセージをキャッシュメモリに送る。このオペレーションはDA₁及びCA₁のモジュールM₁の指令下に行われる。

【0173】 132: CA₁のモジュールM₁の指令下に、CA₁はパッファ1701ページ以上が書き込むペきデータブロックを一時的に記憶するために割り当てられたことをDA₁に知らせる。

【0174】133: オペレーション132に答えて、 DA_1 は CA_1 のバッファメモリ17に書き込むべきデータプロックを転送する。

【0175】134: データブロックは17に転送されるや否やMinの指令下にメモリCFCiに転送される。

【0176】オペレーションセット128A~134はオペレーション30(上記)と平行して実施される。

【0177】このオペレーション30後、手続きはオペレーション31に移る。

【0178】31)書き込むべきデータプロックセット が書き込まれると、モジュールM₈はリソースを解放す る。

【0179】32)リソースがいったん解放されると、 モジュールM1。は先に割り当てられていたパッファメモ リMTD1のページを解放する。

【0180】33)いったんオペレーション32が完了すると、DAIはモジュールMIの指令下にホストアダプタにメッセージを送り、オペレーション34でそのホストパッファメモリMTHIを解放できるようにする。

【0181】ホストアダプタHA」が使用不能であることが判明したならば、該ホストアダプタはUC2の対応するアダプタHA2で代替される。同様に、DAIはDA2で代替される。こうして、B2を介してHA2, DA2及びCA2の間に対話が設定される。

【0182】ユニットUC1全体が使用不能であるならば、CA1に含まれ、同様にCA2にも書き込まれたデータはCA2で直接読み取られ、HA1、DA2及びCA2の間で対話が行われる。この場合も、キャッシュメモリCA1、CA2へのデュアルアクセスと、CA1及びCA2の両方に書き込まれる冗長性の利点は明らかである。

【0183】図6、図7A、図7B、図8A及び図8Bから明らかなように、所定数のモジュールは、ホストアダプタ、ディスクアダプタ又はキャッシュメモリのいずれであろうとも、ハードウェア相互間で共通の多数のオペレーションを実行する。例えばモジュールM2及びM10がその例である。モジュールM2, M3及びM3の重要性にも着目されたい。

【0184】所定のデータブロックの全読み書きオペレ ーションは、2つのソリッドステートディスクユニット DE₁及びDE₂に関して同一の方法で実施されることに 留意すべきである。回転ディスクメモリと同様に、書き 込むべきデータブロックは同一パイト数を含むセクタに 分割され、1つのセクタの情報の組は相互に連続するア ドレス、例えばユニットアドレスを有する記憶場所に書 き込まれる。本発明の好適実施態様によると、データは 40 7エラー修正ピットECC (エラーコレクタコード) に 加えられる4パイトに分配される有効な39又は32ビ ットのフォーマットとして書き込まれ、このエラーコレ クタコードはダイナミックRAMメモリで従来から使用 されている。図7A、図7B、図8A及び図8Bに示す ような読み書き方法をDEI又はDEIのようなソリッド ステートディスクも良好に使用できるようにするために は、以上の全説明でディスクアダプタDA」をマザーボ ードCMD」に置き換えれば十分であり、マイクロプロ セッサ26はマイクロプロセッサMPD₁と同一の役割 50 24

を果し、バッファメモリ27はディスクアダプタのバッファメモリMTD」と同一の役割を果す。データがメモリCFD」にいったん書き込まれると、バックアップディスクメモリMSD」は遮蔽時間で更新され、メモリCFD」に書き込まれたプロックと同一のデータプロックを受け取り、これらのデータはホストバッファMTH」に由来する。

【図面の簡単な説明】

【図1】本発明の周辺サプシステムのハードウェアアー 10 キテクチャの最も単純な形態である第1の実施態様の説 明図である。

【図2】本発明の周辺サプシステムのハードウェアアーキテクチャの最も複雑な形態である第2実施態様の説明図である。

【図3】ホストアダプタ及びメモリアダプタのハードウェア構造の詳細図である。

【図4】本発明の周辺サプシステムの2つのコントロールユニットの一方のセントラルプロセッサ、キャッシュメモリ及びソリッドステートディスクユニットのハード20 ウェア構造の詳細図である。

【図5】本発明の周辺サプシステムのコントロールユニットを構成するハードウェアエレメントの各々にマイクロソフトウェアアーキテクチャの種々の機能サプアセンプリをどのように搭載するかを示す説明図である。

【図6】ホストアダプタ及びメモリアダプタに固有のマイクロソフトウェアアーキテクチャの機能サブアセンブリが夫々どのように構成されるかを示す構成図である。

【図7A】キャッシュメモリとマスメモリのディスクメモリの1つとの両方でデータブロックの読み取りオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタとの間、及びこれらのアダプタとキャッシュメモリとの間の対話を説明するフローチャートである。

【図7B】キャッシュメモリとマスメモリのディスクメモリの1つとの両方でデータブロックの読み取りオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタとの間、及びこれらのアダプタとキャッシュメモリとの間の対話を説明するフローチャートである。

#O 【図8A】 キャッシュメモリとマスメモリのディスク メモリとの両方への書き込みオペレーションを実行でき るように、ホストアダプタとディスクメモリアダプタ間 及びこれらのアダプタとキャッシュメモリとの間の対話 を示すフローチャートである。


【図8B】 キャッシュメモリとマスメモリのディスクメモリとの両方への書き込みオペレーションを実行できるように、ホストアダプタとディスクメモリアダプタ間及びこれらのアダプタとキャッシュメモリとの間の対話を示すフローチャートである。

50 【符号の説明】


PSS₁, PSS₂ 周辺マスメモリサプシステム H1, H2, H3, 4, セントラルホスト UC1, UC2 コントロールユニット BMD1, BMD2 マスメモリ ALIM₁, ALIM₂, BAT₁, BAT₂ 電源 $PR_1 - PR_2$, $DE_1 - DE_2$, $CA_1 - CA_2$, $HA_1 -$


HA2, DA1-DA2構造エレメント B₁, B₂ パス AML マイクロソフトウェアアーキテクチャ B, H, D, C, S 機能マイクロソフトウェアサプア センブリ

【図1】



[図2]





【図4】




FIG.7B


HAI 1,14 A ,15 A ,16 A 106,107, 111, 22 ,23,29 /H7 ďΗ 11,120,108 21 , 34 2,3 m_O 4,10,12,13,15 B,104,105, 110,26,24,25,28,20,33 D2 DA 1 4,10,12,13,15B,100,108,10 20,26,24,25,28,33,128,30A 131,133,130B ďγ 56148. 109, 27 β,16 B, 32 m₁ ۵a т2 7.9.15 B.31,30 FIG.6

【図6】

D 4775- CA, 127 07 200 100 100 tresa CA1 (CA2) DA₁ HA₁ **₹** 100 C=1+FC 101 キャットルンプ・マクァー なたがいでいる大丈 MTHL OF MTH₁ NTH1 女体 105 108 <u>H</u> 109 ላች ቀኛ · MSG REP 454.28H 110 ②ヤマナンCAIニアーフーをないかる DAY HA₁ 100 (M@€2₹>| [] 107 A TO \$ LOCAL CON TOYTY - ATE

[図7B]

[図8A]



マーラー CA1 - CA2 12 3411 アーック n でなみニマッドの欠け

FIG.8A

【図8B】




FIG.8B

フロントページの続き

(72)発明者 パトリスイア・ジヤコミニ フランス国、78390・ボア・ダルシ、リ ユ・バラゲ、12